CycloneII基礎型EDA技術(shù)實(shí)驗箱

YUY-E207CycloneII基礎型EDA技術(shù)實(shí)驗箱

一、實(shí)驗系統概述

CycloneII基礎型EDA技術(shù)實(shí)驗箱是適合工科類(lèi)專(zhuān)業(yè)進(jìn)行EDA技術(shù)課程教學(xué)實(shí)驗以及課程設計的*工具，系統由四部分組成，包括：可編程邏輯器件部分、單片機小系統部分、外圍接口部分，實(shí)驗內容豐富生動(dòng)形象，能夠大大的激發(fā)學(xué)生的興趣，使學(xué)生老師在教學(xué)的過(guò)程中能夠寓教于樂(lè )，同時(shí)在學(xué)習EDA的同時(shí)可以加強對控制、通信、單片機等課程進(jìn)行加深教學(xué)，讓學(xué)生學(xué)有所得。

二、實(shí)驗系統性能特點(diǎn)

1、FPGA核心板主芯片采用ALTERA CycloneII系列中的EP2C5，用戶(hù)可更換其它核心板；

2、核心板自帶SDRAM與FLASH，可用于NIOSII、IP CORE

設計驗計；

3、單片機小系統可單獨使用也可與核心板相結合成

綜合的系統設計；

4、豐富的實(shí)驗模塊，在數字電路的基礎上增加了控制類(lèi)、接口類(lèi)、通信類(lèi)的實(shí)驗模塊；

5、二個(gè)時(shí)鐘源，四路輸出，每路相對獨立， 24MHZ-1HZ的頻率能滿(mǎn)足用戶(hù)要求；

6、CPLD/FPGA主芯片I/O口*開(kāi)放，用戶(hù)可以任意定義；

7、豐富的樣板實(shí)驗程序，在常規的EDA實(shí)驗基礎上增加了交通燈、電梯、步進(jìn)電機、直流電機、PS2、VGA、音樂(lè )、鍵盤(pán)等實(shí)驗，實(shí)驗內容形象生動(dòng)；

8、MAXPLUSII  10.XX、QUARTUS開(kāi)發(fā)軟件，支持多種語(yǔ)言輸入，自帶LICENSE；

9、詳細的操作手冊，含軟、硬件的使用說(shuō)明，各模塊的功能說(shuō)明。

三、實(shí)驗系統組成

1、8 位撥動(dòng)開(kāi)關(guān)輸入模塊

2、8位按鍵開(kāi)關(guān)輸入模塊

3、4*4矩陣鍵盤(pán)輸入模塊

4、8位LED顯示模塊

5、8*8點(diǎn)陣顯示模塊

6、1602字符液晶顯示模塊

7、8通道8位并行AD轉換模塊

8、2路8位并行DA轉換模塊

9、0～5V模擬量輸出

10、蜂鳴器、喇叭輸入接口模塊

11、1個(gè)四向模擬交通燈控制模塊

12、1個(gè)四相步進(jìn)電機控制模塊

13、1個(gè)速度可控、可測直流電機模塊

14、1個(gè)VGA接口

15、2個(gè)UART串行通信接口

16、S51單片機小系統模塊

17、固定脈沖輸出24MHZ-1HZ

18、CPU核心板

19、實(shí)驗系統工作電源5V/2A，12V/0.7A，帶短路保護功能。

四、CPU核心板詳細組成

1、FPGA核心板主芯片采用ALTERA CycloneII系列中的EP2C5Q208C8N。

2、FPGA內門(mén)電路高達10萬(wàn)門(mén)，內部使用RAM作電路結構，速度高達幾百MHZ，且可任意規劃更改電路，是一個(gè)可隨心所欲的設計芯片

3、8M-Byte SDRAM

4、2M-Byte Nor Flash

5、4M-Bits EPCS4

6、JTAG編程調試接口

7、2個(gè)擴展接口，擴展FPGA共66個(gè)IO接腳

8、1個(gè)復位按鍵和一個(gè)用戶(hù)LED顯示

9、5V/DC電源輸入接口

五、實(shí)驗項目

1、基于QUARTUSII圖形輸入電路的設計

2、基于VHDL格雷碼編碼器的設計

3、含異步清零和同步使能的加法計數器

4、八位七段數碼管動(dòng)態(tài)顯示電路的設計

5、數控分頻器的設計

6、圖形和VHDL混合輸入的電路設計

7、基本觸發(fā)器的設計

8、可控脈沖發(fā)生器的設計

9、基于VHDL的搶答器的設計

10、鍵盤(pán)接口電路的設計

11、AUDIO電子音樂(lè )實(shí)驗

12、直流電機的測速和速度控制實(shí)驗

13、步進(jìn)電機驅動(dòng)控制

14、交通燈控制電路實(shí)驗

15、PS2接口鍵盤(pán)顯示實(shí)驗

16、VGA彩條信號發(fā)生器的設計

17、數字頻率計的設計

18、多功能數字鐘的設計

19、電梯控制的設計

20、AD/DA轉換實(shí)驗

21、正負脈寬調制信號發(fā)生器設計矩陣

22、基于VHDL的表決器的設計

23、NIOSII IP CORE設計

1）小NUISII系統設計

2）設計一個(gè)帶SDRAM和FLASH的NIOSII系統

3）FLASH讀寫(xiě)操作-流水燈的設計……

六、配套軟件

根據不同用戶(hù)要求可配套不同版本的軟件，隨機配套的軟件功能齊全，支持VHDL硬件描述語(yǔ)言等多種設計輸入。均支持功能仿真和時(shí)序分析，軟件可運行在Windows9X/2000/NT及Windows XP操作系統下。

七、產(chǎn)品配置